【導讀】器件緩沖似乎是處理開關過沖、振鈴和損耗的一種“野蠻”解決方案，而這對于諸如IGBT之類較老的技術來說確實如此。但是，寬禁帶器件，尤其是SiC FET，可以將該技術用為柵極電阻調諧的優(yōu)良替代方案，以提供較低的總損耗。
器件緩沖似乎是處理開關過沖、振鈴和損耗的一種“野蠻”解決方案，而這對于諸如IGBT之類較老的技術來說確實如此。但是，寬禁帶器件，尤其是SiC FET，可以將該技術用為柵極電阻調諧的優(yōu)良替代方案，以提供較低的總損耗。
在這個寬禁帶半導體開關的新時代，器件的類型選擇包括SiC MOSFET和GaN高電子遷移率晶體管（HEMT），它們都有自己特性并都聲稱擁有最佳的性能。但是，這兩種都還不是理想的開關，這兩種類型的器件都在某些方面有局限性，特別是在柵極驅動要求方面和“第三象限”操作方面。
SiC FET提供了另一種選擇
但我們還有另一種選擇。 UnitedSiC FET是SiC JFET和低壓Si MOSFET的一種級聯(lián)組合，具有SiC的速度優(yōu)勢，以及SiC最低傳導損耗的優(yōu)點，并且僅需要一個簡單的柵極驅動和一個快速、低功耗的體二極管用于第三象限傳導（圖1）。
圖1：SiC FET — SiC JFET和Si MOSFET的級聯(lián)組合。
SiC FET的速度非?？?，其邊沿速率為50V/ns甚至更高，這對于最大程度降低開關損耗非常有用，但所產生的di/dt比值可達數(shù)安培/納秒。通過封裝和電路電感，這會產生極高的電壓過沖并導致隨后的電壓振鈴現(xiàn)象。在這種電流變化速率下，可簡單分析得出，即使幾十納亨（nH）也可能產生數(shù)百伏的過沖（從公式E = –L(di/dt)得出）。對于快速切換的寬禁帶器件，將這種雜散電感降至最低至關重要。但是，這在實際的布線中卻很難實現(xiàn)，因為布線要求必須在高壓組件之間保留安全距離，并且為了獲得更好的熱性能需要使用更大的半導體封裝。
過沖有超過器件額定電壓的風險，并給元器件的長期使用增添了壓力，但是快速變換的邊緣也會引起絕緣擊穿，并會產生更多的EMI，導致需要使用更大、更昂貴且損耗更高的濾波器。因此，實際電路通常會故意降低此類快速開關的邊沿速率，從而允許使用可能具有更低傳導損耗和更小濾波器的低壓器件，用來抵消稍高的開關損耗。
緩慢的開關邊沿可減少過沖和EMI
有兩種常見的減慢開關邊沿速率的方法：通過增添柵極電阻和通過在器件的漏極-源極端之間使用一個緩沖器。
增加柵極電阻確實會降低dV/dt，從而減少過沖，但是對漏極電壓隨后出現(xiàn)的振鈴現(xiàn)象幾乎沒有影響。柵極電阻的減慢效果取決于器件的總柵極電荷，而電荷又取決于諸如柵極-源極電容和“米勒”效應等的參數(shù)。當器件切換時，這些參數(shù)會表現(xiàn)為可變的柵極-漏極電容。導通和關斷的延遲可以分別通過使用兩個帶控向二極管的柵極電阻來控制，但是，想要在所有工作條件下都達到這種總體優(yōu)化的效果是有難度的。此外，增加柵極電阻會給柵極驅動波形帶來延遲，這在高頻應用中會是個大問題。
相反，簡單的Rs-Cs緩沖器可通過增加開關的漏極電容來減慢dV/dt。它還有一個額外的效果：由于一些電流需要用來給Cs充電，因此器件關斷時電壓上升和電流下降之間的重疊會減少，從而降低了器件的開關損耗。開關導通時，必須限制電容器的放電電流，因此要串聯(lián)一個電阻，當器件關斷時，該電阻還可以抑制振鈴。缺點是電阻器在此過程中不可避免地會消耗一些功率，并且半導體開關效率的增益會在一定程度上會被抵消。
緩沖器可以成為更低損耗的解決方案
SiC FET技術開發(fā)商UnitedSiC的研究表明，與單單增加柵極電阻相比，僅需一個非常小的緩沖電容和一個相應的低功率電阻即可實現(xiàn)對dV/dt、過沖和振鈴更有效的控制。當小型緩沖器件與較低的Rg結合使用時，會產生更低的總損耗和更清晰的波形。這種方法對UnitedSiC的FET和傳統(tǒng)的SiC MOSFET都適用。圖2比較了一個有200 pF/10Ω緩沖器的器件（左）和一個添加了5Ω柵極電阻的器件（右）的振鈴現(xiàn)象和dV/dt。雖然兩種方法在關斷時都差不多調諧到了相同的 峰值，但有緩沖器的版本明顯有著更短的延遲時間和更好的振鈴阻尼。
圖2：使用RC器件緩沖可降低dV/dt，ID/重疊以及SiC MOSFET的振鈴。（ID = 50 A，V = 800 V，TO247-4L；左：SiC MOSFET的關斷波形，Rg.off = 0Ω，Rs = 10Ω，Cs = 200 pF；右：SiC MOSFET的關斷波形，Rg.off = 5Ω，無器件緩沖）。
總損耗包含傳導損耗、上升和下降沿上的開關損耗，以及緩沖電阻中的任何功率消耗。通過與SiC MOSFET器件進行比較，在UnitedSiC上進行的測試表明，在高漏極電流下，當峰值電壓調諧相當時，采用緩沖方案的關斷能量損耗（EOFF）僅為單單采用柵極電阻時的50％。同時導通能耗（EON）略高（僅約10％），對于一個以40 kHz和48 A / 800 V開關的40mΩ器件來說，一個周期約275 µJ（或11 W）的緩沖器對其總體上的影響是正面的。這種比較在圖3中以藍色和黃色的曲線表示。黑色曲線代表了一個有緩沖器且優(yōu)化了柵極導通和關斷電阻的40mΩ UnitedSiC SiC FET器件的性能，與測量的SiC MOSFET相比，SiC FET的輸出電容更低，本征速度更快，因此其損耗得到了進一步降低。
圖3：比較SiC開關有無緩沖器時的總開關損耗。
緩沖電容器在每個開關周期里都充分地充電和放電，但要注意的是，這些存儲的能量并沒有全部消耗在電阻器上。實際上，大多數(shù)CV2能量是在器件開啟時消耗的。在引用示例中，在40 kHz，ID為 40 A，VDS為 800 V以及有著一個220-pF /10-Ω緩沖器的情況下，總功率消耗約為5 W，但電阻僅占0.8W，其余的都在開關中消耗了。這樣就可以使用額定電壓合適的小尺寸電阻器（即使是表面貼裝型也可以）。
UnitedSiC的器件具有D2pk7L和DFN8×8以及TO247-4L封裝形式，可實現(xiàn)最佳的熱性能。 TO247-4L封裝的部件與源極之間有開爾文連接，可有效消除源極電感的影響，減少了開關損耗，并在高漏極di / dt時生成更干凈的柵極波形。
結論
器件緩沖似乎是處理開關過沖、振鈴和損耗的一種“野蠻”解決方案，而這對于諸如IGBT之類較老的技術來說確實如此，因為它們的“尾電流”長，需要大型且有損的緩沖網(wǎng)絡。但是，寬禁帶器件，尤其是SiC FET，可以將該技術用為柵極電阻調諧的優(yōu)良替代方案，以提供較低的總損耗，并且可以采用緊湊、廉價的元器件來實現(xiàn)。
(文章來源：ednchina)
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請電話或者郵箱聯(lián)系小編進行侵刪。
