【導(dǎo)讀】8月7日，鴻海旗下夏普（Sharp）公司今天在東京舉行半導(dǎo)體科技日活動，在下午舉行三場講座活動中，鴻海半導(dǎo)體策略長蔣尚義以“從集成電路到集成小芯片（From Integrated Circuits to Integrated Chiplets）”為主題發(fā)表了演講。
資料圖
蔣尚義指出，當半導(dǎo)體制程進入2nm階段，已經(jīng)接近摩爾定律的物理極限。并且使用4nm以下的半導(dǎo)體先進技術(shù)節(jié)點，成本已非常高昂，開發(fā)4nm以下先進制程需要20億美元的研發(fā)資金，要銷售超過100億美元金額規(guī)模的產(chǎn)品，才有機會回本。
目前電子產(chǎn)品高度依賴先進芯片制程技術(shù)，物聯(lián)網(wǎng)（IoT）和人工智能物聯(lián)網(wǎng)（AIoT）時代帶動電子產(chǎn)品應(yīng)用多元化，既有半導(dǎo)體生態(tài)系無法應(yīng)對多元化且需要彈性設(shè)計的物聯(lián)網(wǎng)和人工智慧物聯(lián)網(wǎng)應(yīng)用。
蔣尚義表示，過去半導(dǎo)體技術(shù)進展，把多顆芯片整合成系統(tǒng)單晶片（SoC）視為趨勢，在IoT和AIoT時代，半導(dǎo)體技術(shù)趨勢朝向把單芯片功能定制化，分割成不同功能的小芯片（chiplet），以應(yīng)對多元化功能設(shè)計需求。
他指出，從系統(tǒng)設(shè)計來看，各種硬件功能可以分割成小芯片，各種小芯片可通過不同的技術(shù)節(jié)點制造，甚至使用非硅材料以應(yīng)對低成本和性能需求，各種小芯片可進一步整合滿足定制化的系統(tǒng)功能。
蔣尚義表示，集成小芯片將是后摩爾時代（post Moore’s Era）的主要科技潮流之一，臺積電推出的CoWoS（Chip on Wafer on Substrate）先進封裝技術(shù)，可以助力突破半導(dǎo)體先進制程技術(shù)的瓶頸。異質(zhì)整合（heterogeneous Integration）的小芯片技術(shù)，可將多樣化的小芯片整合在一個平臺，強化系統(tǒng)性能和降低功耗，并通過先進封裝，各種小芯片可密集聯(lián)系，達到整體系統(tǒng)性能優(yōu)化。
“集成小芯片的模塊化設(shè)計趨勢，可提供更具彈性、設(shè)計規(guī)模以及革新能力，讓半導(dǎo)體設(shè)計定制化更簡單而便宜，讓不同的材料和不同世代技術(shù)，透過異質(zhì)整合達到更好的性能并降低成本?！笔Y尚義總結(jié)說道。
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進行處理。
推薦閱讀：
