【導(dǎo)讀】近年來，工業(yè)應(yīng)用對(duì)MOSFET 的需求越來越高。從機(jī)械解決方案和更苛刻的應(yīng)用條件都要求半導(dǎo)體制造商開發(fā)出新的封裝方案和實(shí)施技術(shù)改進(jìn)。從最初的通孔封裝（插件）到 DPAK 或 D2PAK 等表面貼裝器件 (SMD)，再到最新的無引腳封裝，以及內(nèi)部硅技術(shù)的顯著改進(jìn)，MOSFET 解決方案正在不斷發(fā)展，以更好地滿足工業(yè)市場(chǎng)新的要求。本文介紹了 TOLT 的封裝方案、熱性能和電路板的可靠性。
關(guān)鍵特性，主要優(yōu)勢(shì)和應(yīng)用
目標(biāo)應(yīng)用市場(chǎng)
英飛凌公司的 TOLT（JEDEC：HDSOP-16)，封裝OptiMOS? 5 功率 MOSFET，有助于實(shí)現(xiàn)非常高的功率水平。由于通過頂部冷卻改善了熱阻，TOLT 可以在不增加器件數(shù)量和系統(tǒng)尺寸的情況下滿足功率要求高的應(yīng)用需求。因此，TOLT 封裝的重點(diǎn)應(yīng)用是大電流應(yīng)用。該封裝適用于功率水平高達(dá) 50 kW 的大功率電機(jī)驅(qū)動(dòng)器，具體應(yīng)用如下：
圖1 具體應(yīng)用
封裝設(shè)計(jì)
新 TOLT 封裝的概念不同于標(biāo)準(zhǔn)的底部散熱功率 MOSFET。在 TOLT 中，封裝內(nèi)的引線框架倒置，漏極焊盤（芯片底部 = 漏極連接）暴露在封裝頂部。圖2 為帶有倒置引線框架的封裝的側(cè)視圖。
圖2 TOLT 側(cè)視圖
封裝外形
圖3 和圖4 為柵極、源極和漏極引腳。一排八個(gè)引腳連接到頂部的裸露焊盤，以與電路板進(jìn)行漏極連接。在封裝的另一側(cè)，一個(gè)引腳用于柵極控制，其余七個(gè)引腳連接到電流源極。
圖3 TOLT 3D 視圖
圖4 TOLT 底視圖
圖5為 TOLT 封裝尺寸細(xì)節(jié)。兩個(gè)方向的高度容差都保持在±0.05 mm。負(fù)引腳本體高差的容差為 0.01 至 0.16 mm。
圖5 尺寸圖
TOLT優(yōu)勢(shì)和準(zhǔn)則
頂部散熱不僅可以獲得更高的應(yīng)用功率，而且還有其他幾個(gè)重要優(yōu)勢(shì)。在標(biāo)準(zhǔn)散熱方案中（圖6），散熱器通常安裝在 PCB 下方。從芯片到外部的熱傳遞路徑如下：這種解決方案的缺點(diǎn)是熱性能降低，具體取決于 PCB 和 TIM/導(dǎo)熱膏參數(shù)。這些組件的導(dǎo)熱性差可能會(huì)導(dǎo)致過熱和應(yīng)用功率降低，還可能意味著需要更高的散熱成本。此外，組裝板需要承受更高的溫度，這就需要使用更昂貴的 PCB。
圖6 背面散熱方式中的熱路徑
而得益于頂部散熱方案（圖7），熱路徑可以顯著縮短：通過消除熱路徑中的 PCB 和焊料互連來減少熱路徑對(duì) MOSFET 性能有巨大的影響。
圖7 頂部散熱方式中的熱路徑
英飛凌研究了這兩種解決方案比較：
1．依托頂部散熱設(shè)計(jì)，漏極暴露在封裝表面，顯著降低管芯和散熱器之間的熱阻，可將 95% 的熱量通過散熱器傳遞，只有5%通過PCB傳遞(圖8)，諸如 TOLL 或 D2PAK 等底部散熱型封裝(圖9)，其熱量均通過 PCB 傳導(dǎo)至散熱片，從而會(huì)導(dǎo)致功率損耗較高。
圖8
圖9
2．SMD組件可以放置在PCB底部的TOLT MOSFET下方(圖10)，以優(yōu)化可用面積；
圖10 TOLL & TOLT 散熱示意圖
3．TOLT增加電流/功率處理能力，相較于 TOLL 封裝，TOLT 封裝的 RthJA 降低了 20%，RthJC 改善近 50%, Rth(J-heatsink) 降低了36% (圖11)。
圖11
4．額外優(yōu)勢(shì)
除了可以為散熱系統(tǒng)實(shí)現(xiàn)更高的功率密度或節(jié)省成本外，TOLT 產(chǎn)品還有其他優(yōu)勢(shì)。以下是一些示例：
● 由于散熱器沒有安裝在 PCB 下方，也沒有熱量通過 MOSFET 底側(cè)傳遞到電路板，因此柵極驅(qū)動(dòng)器或電容可以放在 PCB 的另一側(cè)。這樣的解決方案能夠更有效地利用 PCB 空間。
● 增加爬電距離（源極和漏極電勢(shì)之間的距離）。
● 可以使用具有較低玻璃化轉(zhuǎn)變溫度的 PCB。
● 傳遞到 PCB 和附近組件中的熱量更少。
5．熱界面材料厚度
為保證 TOLT 封裝的最佳熱性能，并保證封裝盡可能低的熱阻，優(yōu)化 TIM 厚度就顯得至關(guān)重要。英飛凌為 TOLT 封裝模擬了幾種不同 TIM 厚度的情況（圖12），從而分析其對(duì)從結(jié)到散熱片總 RTH 的影響。在模擬中，散熱片溫度固定為 85°C 的環(huán)境溫度。
圖12 為 Rth 對(duì)于不同 TIM 厚度的 TIM 熱導(dǎo)率的相關(guān)性
從圖中可以看出，TIM 越薄，熱阻越低。但是，應(yīng)注意 TIM 的熱導(dǎo)率 (λ) 值。更好的熱導(dǎo)率補(bǔ)償了 TIM 厚度的負(fù)面影響。
市場(chǎng)上現(xiàn)有的 TIM 的熱導(dǎo)率通常在 3 到 6 W/mK 之間。為了達(dá)到最佳的熱性能和足夠的電隔離相平衡，系統(tǒng)工程師應(yīng)優(yōu)化 TIM 的厚度和熱參數(shù)。下表為一些目前市場(chǎng)上現(xiàn)有的 TIM 示例。
客戶最常用且在市場(chǎng)上廣泛使用的材料是熱導(dǎo)率在 3 至 4 W/mK 范圍內(nèi)的 TIM。根據(jù)對(duì)該值的仿真，MOSFET 結(jié)和散熱片之間的熱阻在 0.8 和 3K/W 之間變化，具體取決于 TIM 厚度。實(shí)際 TIM 厚度為 300 至 500 μm 時(shí)，熱阻值可達(dá) 1.5 至 2.4K/W。當(dāng) Rth 等于 2.4 K/W 且 MOSFET 結(jié)與外殼之間的溫差為 90°C（假設(shè) Tcase = 85°C 和 Tjmax = 175°C）時(shí)，單個(gè) TOLT MOSFET 可消耗大約 40 W 的功率。
6．電參數(shù)
TOLT 封裝中的 MOSFET 具有與相應(yīng) TOLL 部件相同的 RDS(on) 值。例如，采用 TOLT 封裝的出色的100V MOSFET(IPTC015N10NM5) 和相應(yīng)的TOLL(IPT015N10N5)，RDS(on),max 均為 1.5 mΩ。
參數(shù)比較：TOLL vs. TOLT
與 TOLL 相比，在帶過孔的普通 2s2p 電路板和 85°C 的環(huán)境溫度條件下，TOLT 的最大改進(jìn)之處在于結(jié)到散熱片的熱阻 Rth 明顯降低。Rth 降低了近 50%，這會(huì)導(dǎo)致總耗散功率提高 90% 以上。
TOLT的電路板可靠性
所有 SMD MOSFET 的另一個(gè)重要方面是不同應(yīng)用條件下的電路板的可靠性。在苛刻的工業(yè)應(yīng)用中使用這些 MOSFET 會(huì)使部件承受巨大的機(jī)械應(yīng)力。用于評(píng)估 PCB 上封裝可靠性的最常見測(cè)試是板上溫度循環(huán) (TCoB) 測(cè)試。TOLT 封裝的散熱片安裝在封裝頂部，因此還必須研究該部件可以承受的最大機(jī)械應(yīng)力。
1. 板載溫度循環(huán)可靠性
電子元件在工作期間會(huì)暴露在不斷變化的溫度下，這會(huì)導(dǎo)致材料膨脹。每種材料都有其自身的熱膨脹系數(shù)，如果應(yīng)力足夠大，熱膨脹率的差異可能會(huì)導(dǎo)致焊點(diǎn)出現(xiàn)裂紋。證明對(duì)熱機(jī)械應(yīng)力的魯棒性的測(cè)試就是 TCoB 測(cè)試。IPC-9701 標(biāo)準(zhǔn)確定了應(yīng)該如何以及在何種條件下進(jìn)行 TCoB 測(cè)試。
圖13 IPC-9701：表面貼裝焊接部件的性能測(cè)試方法和驗(yàn)證要求
圖14 為汽車應(yīng)用中零部件的測(cè)試條件
從圖13 和圖14 中可以看出，汽車零件應(yīng)能 -45°C 至 +125°C 下承受 1,000 次循環(huán)，期間無故障出現(xiàn)。盡管通過了工業(yè)驗(yàn)證，英飛凌 MOSFET 仍根據(jù)更嚴(yán)格的汽車標(biāo)準(zhǔn)進(jìn)行了測(cè)試。根據(jù)標(biāo)準(zhǔn)要求，升溫速率應(yīng)小于每分鐘 20°C。然而，在英飛凌的 TCoB 測(cè)試期間，升溫速率條件為每分鐘 60°C。這會(huì)增加器件上的應(yīng)力，還能滿足更嚴(yán)格的熱沖擊測(cè)試要求。這種嚴(yán)苛的測(cè)試條件使英飛凌的封裝承受了比 IPC-9701 標(biāo)準(zhǔn)要求更大的應(yīng)力，從而證明了其卓越的魯棒性和電路板級(jí)可靠性。
在英飛凌進(jìn)行的 TCoB 測(cè)試期間，TOLT 部件受到監(jiān)控，電氣故障的標(biāo)準(zhǔn)是電阻增加 20%。圖15測(cè)試結(jié)果表明，TOLT 封裝可以承受至少 6,000 次循環(huán)而不會(huì)出現(xiàn)電氣故障。6,000 次循環(huán)后，測(cè)試結(jié)束。
圖15 TOLT 在 TCoB 測(cè)試中達(dá)到至少 6,000 次循環(huán)
熱仿真
本節(jié)將介紹和討論不同電路板和散熱片安裝配置的熱仿真結(jié)果。在圖表中可以看到各種配置的熱阻抗值。
在兩種不同的散熱系統(tǒng)結(jié)構(gòu)下，仿真了從結(jié)到環(huán)境的熱阻：
a) 在固定環(huán)境溫度下，通過頂部散熱的 Rth_JD1 (圖16)，以及通過頂部散熱，同時(shí)讓散熱片保持自然對(duì)流的 Rth_JD2 (圖17)。
b) 在固定環(huán)境溫度下，通過 PCB 和頂部散熱 的Rth_JH1D1 (圖18)，以及在自然熱對(duì)流下，通過 PCB 和頂部散熱的 Rth_JH2D2 (圖19) 。
對(duì)于每種散熱方式，仿真了四種不同的 PCB 配置：2s2p（四層 PCB，銅厚 1 oz. – 2 oz. – 2 oz. – 1 oz. ）， 帶和不帶過孔，以及 1s0p（單層 PCB，銅厚 1 oz. ），帶和不帶過孔。所選 TIM 的熱導(dǎo)率為 0.7 W/mK，厚度為 100 μm。在相關(guān)情況下，環(huán)境溫度設(shè)置為 85°C。
如圖16所示，對(duì)于頂部散熱，在熱量直接傳遞到主動(dòng)冷卻的散熱片（溫度固定）時(shí)，PCB 的選擇在 Zth 性能方面沒有顯著差異。這意味著可以使用玻璃化轉(zhuǎn)變溫度較低的更經(jīng)濟(jì)的電路板。無論使用哪種電路板， 熱阻抗值都約為 2.8 K/W。
圖16 不同電路板的 TOLT 熱阻抗；頂部散熱溫度固定為 Tambient
圖17 不同電路板的 TOLT 熱阻抗；自由熱對(duì)流
但在自由熱對(duì)流 (圖17) 的情況下，電路板的選擇可能會(huì)有所不同，因?yàn)橐恍崃繒?huì)傳遞到 PCB。普通 2s2p 電路板的熱阻將增加到 19.5 K/W。
此外，仿真結(jié)果表明，如果在 PCB 下方安裝第二個(gè)散熱片，熱性能不會(huì)顯著提高。例如，沒有過孔的 2s2p 電路板，其封裝上方只有一個(gè)散熱片，而 PCB 下方?jīng)]有散熱片，電路板熱阻抗為 2.77 K/W。如果在電路板下方增加一個(gè)散熱片，熱阻抗僅略微降低到 2.59 K/W，這可以忽略不計(jì)。圖18和圖19為兩側(cè)均帶有散熱片的仿真結(jié)果。
圖18 不同電路板的 TOLT 熱阻抗；頂部散熱溫度固定為 Tambient
圖19 不同電路板的 TOLT 熱阻抗；自由熱對(duì)流
總結(jié)
新型頂部散熱 TOLT 封裝，為大功率工業(yè)應(yīng)用在 FR4 PCB 上實(shí)現(xiàn)。TOLT 由于縮短了從管芯結(jié)到散熱片的熱路徑，因此改善了熱阻，從而提高了電氣性能。
為了確保最佳熱性能，在開發(fā) TOLT 封裝過程中，英飛凌設(shè)計(jì)人員采取了不同的措施。這些措施包括最小化封裝高度，引入引腳的負(fù)引腳本體高差，并采用無錫散熱焊盤。影響 TOLT 產(chǎn)品整體熱性能的一個(gè)關(guān)鍵方面是封裝頂部和散熱片之間的熱界面材料 (TIM)。設(shè)計(jì)人員可以在 TIM 的厚度、熱導(dǎo)率和價(jià)格之間權(quán)衡，從而實(shí)現(xiàn)預(yù)期的熱性能。熱仿真證實(shí)，與在 FR4 PCB 上的標(biāo)準(zhǔn)底部散熱解決方案相比，封裝的熱阻有了顯著改善。除了仿真外，還進(jìn)行了可靠性試驗(yàn)，例如板上溫度循環(huán)、彎曲和壓縮測(cè)試。實(shí)驗(yàn)結(jié)果證明，TOLT 封裝在頂部有額外負(fù)載壓力的情況下可以承受足夠數(shù)量的熱沖擊循環(huán)，這超過了通用標(biāo)準(zhǔn)的要求。
來源：Arrow
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請(qǐng)聯(lián)系小編進(jìn)行處理。
推薦閱讀：
智能喚醒解決方案，實(shí)現(xiàn)低功耗電容式觸摸傳感
