【導(dǎo)讀】在之前的技術(shù)文章中，介紹了驅(qū)動(dòng)芯片的概覽和PN結(jié)隔離(JI)技術(shù)，本文會(huì)繼續(xù)介紹英飛凌的絕緣體上硅（SOI）驅(qū)動(dòng)芯片技術(shù)。
高壓柵極驅(qū)動(dòng)IC的技術(shù)經(jīng)過(guò)長(zhǎng)期的發(fā)展，走向了絕緣體上硅（silicon-on-insulator，簡(jiǎn)稱(chēng)SOI），SOI指在硅的絕緣襯底上再形成一層薄的單晶硅，相對(duì)于傳統(tǒng)的導(dǎo)電型的硅襯底，它有三層結(jié)構(gòu)，第一層是厚的硅襯底層，用于提供機(jī)械支撐，第二層是薄的二氧化硅層，二氧化硅是一種絕緣體，從而形成一層絕緣結(jié)構(gòu)，第三層是薄的單晶硅頂層，在這一層進(jìn)行電路的刻蝕，形成驅(qū)動(dòng)IC的工作層。
圖１.絕緣體上硅SOI（左圖）與傳統(tǒng)體硅(Bulk CMOS)（右圖）結(jié)構(gòu)的比較
SOI在1964年由C.W. Miller和P.H. Robinson提出，經(jīng)過(guò)幾十年的發(fā)展，逐漸成熟。英飛凌采用了SOI的獨(dú)特設(shè)計(jì)的柵極驅(qū)動(dòng)IC，從設(shè)計(jì)上帶來(lái)了諸多優(yōu)勢(shì)。其中，最大的優(yōu)勢(shì)在于，SOI的二氧化硅的絕緣層，能夠徹底消除體硅(Bulk CMOS)結(jié)構(gòu)中襯底中的寄生PN結(jié)，從而消除了閉鎖效應(yīng)，提高了驅(qū)動(dòng)芯片耐受負(fù)壓的能力。
圖2.傳統(tǒng)體硅(Bulk CMOS)（左圖）與絕緣體上硅SOI（右圖）寄生PN結(jié)的比較
從柵極驅(qū)動(dòng)IC的設(shè)計(jì)結(jié)構(gòu)上，如圖3所示，可以清楚的看到相關(guān)電路的影響，在體硅(Bulk CMOS)的設(shè)計(jì)中，對(duì)于高邊電路，襯底連接COM電位，MOS的源極SOURCE連接VS電位，因?yàn)橐r底與VS之間存在一個(gè)寄生二極管，從而在某些工況下，當(dāng)COM的電位高于VS的電位時(shí)，寄生二極管會(huì)導(dǎo)通，產(chǎn)生無(wú)法控制的電流，從而對(duì)電路的可靠性產(chǎn)生影響。在絕緣體上硅SOI的驅(qū)動(dòng)IC中，因?yàn)槎趸杞^緣層的存在，消除了連接COM和VS的寄生二極管，從而極大提升了驅(qū)動(dòng)IC的可靠性。
圖3.傳統(tǒng)體硅(Bulk CMOS)（左圖）與絕緣體上硅SOI（右圖）寄生PN結(jié)對(duì)設(shè)計(jì)的影響
驅(qū)動(dòng)芯片的耐受負(fù)壓（VS的電壓低于COM）的能力，對(duì)于電機(jī)驅(qū)動(dòng)應(yīng)用，或者橋式電路帶感性負(fù)載的應(yīng)用情況，都非常重要。如圖4所示，當(dāng)上管Q2關(guān)閉的時(shí)候，負(fù)載電流切換到下管D1，此時(shí)電流從負(fù)母線流向負(fù)載?？紤]動(dòng)態(tài)的情況，在D1上的電流逐步建立的過(guò)程中，在VS~COM之間，會(huì)產(chǎn)生由Ls1和Ld1的感生電壓，以及Q1的二極管的導(dǎo)通電壓，總的電壓等于這三個(gè)電壓的疊加，方向上電壓在COM為正，VS為負(fù)。因?yàn)檫@類(lèi)應(yīng)用中，負(fù)壓現(xiàn)象不可避免，所以驅(qū)動(dòng)IC耐受這個(gè)負(fù)壓的能力越高越好，圖4的右圖可以看出，英飛凌的SOI驅(qū)動(dòng)IC，抗負(fù)壓的能力可以達(dá)到-100V/300ns或者-60V/1000ns，這種抗負(fù)壓的能力遠(yuǎn)遠(yuǎn)大于JI設(shè)計(jì)的驅(qū)動(dòng)IC。
圖4.橋式電路中負(fù)壓的產(chǎn)生，及英飛凌的SOI驅(qū)動(dòng)的負(fù)壓耐受工作區(qū)
另外，SOI的結(jié)構(gòu)中，因?yàn)榧纳鶳N結(jié)的消失，器件的寄生效應(yīng)減小，器件的開(kāi)關(guān)損耗也可極大的降低，并且由于漏電流的減小，靜態(tài)功耗也可以得到降低，從而使得采用SOI設(shè)計(jì)的驅(qū)動(dòng)IC，工作頻率能夠更高，整體損耗更小。圖5對(duì)比了300kHz的開(kāi)關(guān)頻率下，2ED2106（SOI設(shè)計(jì)）與IR2106(Bulk CMOS設(shè)計(jì))的溫升對(duì)比，可以看到，2ED2106的最高溫度只有66°C，而IR2106的溫度高達(dá)122°C。
圖5.絕緣體上硅SOI與傳統(tǒng)體硅(Bulk CMOS)的驅(qū)動(dòng)IC的溫升比較
再次，SOI因?yàn)榇嬖诹己玫慕橘|(zhì)隔離，更方便進(jìn)行集成。英飛凌的SOI的驅(qū)動(dòng)IC集成了自舉二極管，從而能夠節(jié)省掉以前需要外加的高壓自舉二極管，從而節(jié)省系統(tǒng)成本。
圖6.絕緣體上硅SOI集成自舉二極管示意圖
綜上所述，絕緣體上硅SOI是柵極驅(qū)動(dòng)器的一次技術(shù)飛躍，具有負(fù)壓耐受能力強(qiáng)、損耗低、集成自舉二極管等一系列的優(yōu)異特性。
英飛凌已經(jīng)推出了大量的絕緣體上硅SOI的驅(qū)動(dòng)IC，電壓覆蓋200V至1200V，結(jié)構(gòu)有高低邊驅(qū)動(dòng)、半橋及三相橋?？梢渣c(diǎn)擊文末“閱讀原文”，查詢(xún)相關(guān)的型號(hào)。
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題，請(qǐng)聯(lián)系小編進(jìn)行處理。
推薦閱讀：
消除ISO 26262功能安全認(rèn)證過(guò)程中的各種障礙
基于功率電感飽和特性要求的電感設(shè)計(jì)與選型優(yōu)化
小型化趨勢(shì)下，東芝單芯片方案實(shí)現(xiàn)高性?xún)r(jià)比電機(jī)驅(qū)動(dòng)
