【導(dǎo)讀】本文詳細(xì)介紹一種在大型多通道系統(tǒng)中預(yù)測相位噪聲的系統(tǒng)方法，并將預(yù)測到的值與在16通道S頻段演示器上測量到的值進(jìn)行比較。這種分析方法基于一小組測量值，可用于估算相關(guān)和不相關(guān)的噪聲貢獻(xiàn)。僅依靠少數(shù)幾個測量值，就可以預(yù)測大范圍條件下的相位噪聲。其觀點是：任何特定設(shè)計都需建立自己的系統(tǒng)噪聲分析，而16通道演示器則提供一個特定設(shè)計示例作為基礎(chǔ)。本文討論基于16通道演示器的假設(shè)和相關(guān)限制，包含該假設(shè)何時適用，以及何時因為系統(tǒng)復(fù)雜性增加需要增加額外的噪聲項。本文主要描述如何在RF系統(tǒng)中實施相位噪聲優(yōu)化。1–6 在適當(dāng)情況下，提供描述本分析中使用的基本原理的參考資料。
簡介
相位噪聲是衡量所有RF系統(tǒng)設(shè)計的一個重要的性能指標(biāo)。在相控陣這類大型多通道RF系統(tǒng)中，通道之間彼此關(guān)聯(lián)，其目標(biāo)之一就是利用分布式接收器和發(fā)射器的關(guān)聯(lián)組合，從陣列層級改善動態(tài)范圍。要達(dá)成此目標(biāo)，面臨著一項系統(tǒng)工程挑戰(zhàn)：分解出系統(tǒng)中相關(guān)和不相關(guān)的噪聲項。本文展示一種能估算16通道RF演示器的相位噪聲的系統(tǒng)方法，以幫助系統(tǒng)工程師開發(fā)出一種能評估大型系統(tǒng)的噪聲性能的分析方法。
相控陣內(nèi)的信號都包含在通道上不相關(guān)的噪聲項和在通道上相關(guān)的噪聲項。分布式組件的附加噪聲就是不相關(guān)的。但是，分布式組件共用的信號會產(chǎn)生相關(guān)的噪聲成分。挑戰(zhàn)在于：如何快速識別架構(gòu)中的相關(guān)噪聲項。共通或共享的內(nèi)容都會在通道中引發(fā)相關(guān)噪聲。示例包括共用LO、時鐘或電源。隨著系統(tǒng)復(fù)雜性增加，解決這些噪聲項會變得很困難。所以，如果能使用直觀方法從噪聲角度重新繪制架構(gòu)，并且快速識別相關(guān)噪聲貢獻(xiàn)項，將對構(gòu)建下一代系統(tǒng)的系統(tǒng)設(shè)計人員大有助益。
在本文中，我們通過16通道S頻段系統(tǒng)來演示方法，證明僅使用幾個經(jīng)驗測量值，就可以較為準(zhǔn)確地預(yù)測其他多種通道組合下的相位噪聲。對于這種經(jīng)驗?zāi)Ｐ?，關(guān)鍵的一點是需要一些實際測量值。要從組件仿真直接進(jìn)入大型多通道相位噪聲估算（且具有不錯的精度）并不容易。但是，僅使用幾個測量值，就能提取出相關(guān)和不相關(guān)的噪聲項，使得多通道估算值較為準(zhǔn)確。我們的測量將預(yù)估值（1 dB以內(nèi)）和16通道S頻段演示器的測量值進(jìn)行匹配。
圖1. 16通道演示器：該平臺包含4個AD9081 芯片。每個AD9081 芯片包含4路射頻 DAC和4路射頻 ADC，提供總共16路發(fā)射和16路接收通道。
相關(guān)和不相關(guān)噪聲求和的背景
在自由空間或RF信號處理組合信號時，每個信號增加的噪聲為
其中c表示相關(guān)系數(shù)，范圍為–1至+1。如果c = –1，噪聲被消除；如果c = 0，噪聲不相關(guān)；如果c = 1，噪聲完全相關(guān)。
假設(shè)校準(zhǔn)用于一致合并主信號，主信號將以20logN水平增加，其中N是通道數(shù)。
● 如果噪聲項不相關(guān)(c = 0)，噪聲會以10logN增加。信號電平以20logN速率增加（比噪聲速率大10logN），SNR會隨之改善10logN。
● 如果噪聲項相關(guān)(c = 1)，噪聲和信號一樣，也以20logN的速率增加，所以SNR不會改善。對于分布式系統(tǒng)來說，這并不是理想的結(jié)果。
● 在噪聲抵消電路中，會產(chǎn)生負(fù)相關(guān)系數(shù)。記下此案例，是為了補(bǔ)證公式1，但不加以詳述。
事實上，大型分布式系統(tǒng)包含在通道中部分相關(guān)的噪聲成分。所以，需要開發(fā)一種實用且直觀的系統(tǒng)級噪聲模型的方法。
16通道演示器
為了在多通道環(huán)境中評估最新的高速數(shù)據(jù)轉(zhuǎn)換器，16通道直接S頻段射頻采樣平臺被開發(fā)出來。該平臺包含4個AD9081 MxFE?（混合信號前端）芯片。每個 AD9081 芯片包含4個RF DAC和4個RF ADC，提供總共16個發(fā)射和16個接收通道。
16通道評估平臺 因為具有4個MxFE 芯片，所以命名為Quad-MxFE。總體框圖和板圖片分別如圖1和圖2所示。
圖2. Quad-MxFE是一個16通道演示器。
多通道相位噪聲模型
圖1所示的16通道開發(fā)平臺框圖顯示了其功能范圍。從圖中可以看出，開始時并不清楚如何查看相關(guān)和不相關(guān)噪聲組件導(dǎo)致的噪聲部分。需要提供一種方法，從噪聲的角度考慮系統(tǒng)架構(gòu)。可以通過一份草圖，指出所有通道都存在的噪聲項、至于某些通道組相關(guān)的噪聲項，以及與通道完全無關(guān)的噪聲項。圖3是對16通道開發(fā)平臺的圖解，將噪聲項分為三類。
圖3. 從時鐘相位噪聲角度重新繪制的圖1。
● 時鐘噪聲：Quad-MxFE提供適用于多種時鐘配置的選項。關(guān)于使用的特定配置，需要在相位噪聲模型中進(jìn)行說明。我們的測試跨所有通道使用1個通用低相位噪聲時鐘，或者使用4個獨(dú)立的分布式 ADF4371 鎖相環(huán)(PLL)頻率合成器來作為4個MxFE各自的時鐘輸入。對于單個通用時鐘，此噪聲與所有16個組合通道相關(guān)。對于使用4個ADF4371 PLL（1個MxFE 1個）的情況，PLL噪聲與每個MxFE相關(guān)，但跨MxFE無關(guān)，而基準(zhǔn)電壓源噪聲則跨所有通道相關(guān)。
○ Peter Delos名為 "帶有分布式鎖相環(huán)的相控陣的系統(tǒng)級LO相位噪聲模型"的文章總結(jié)了處理分布式鎖相環(huán)的分析方法。這份參考資料所用的分析方法說明了基準(zhǔn)頻率、分布式系統(tǒng)和PLL電路的噪聲分量，并說明了PLL環(huán)路帶寬造成的影響。
● 每個MxFE導(dǎo)致的相關(guān)噪聲：這是來自MxFE，與MxFE中的每個通道相關(guān)的噪聲。在此分析中，每個MxFE的相關(guān)噪聲包括每個芯片中常見的附加噪聲，以及芯片內(nèi)部各通道中常見的電源效應(yīng)。
● 每個通道的不相關(guān)噪聲：這是來自不同通道的噪聲差異。包括DAC內(nèi)核和所有放大器附加相位噪聲。在公式2中，此項被標(biāo)注為TXNoise。
根據(jù)所述的相位噪聲的貢獻(xiàn)分量，可以如下所示計算相位噪聲總和。
接下來，會提供一些額外的細(xì)節(jié)，介紹如何簡化此模型，以適用于此測試臺。
● 電源效應(yīng)：在低相位噪聲設(shè)計中，電源相位噪聲是一個需要重點考慮的因素。有關(guān)可用于解決電源噪聲問題的方法，請參閱文章 "電源調(diào)制比揭秘：PSMR和PSRR有何區(qū)別" 和 "改進(jìn)的DAC相位噪聲測量支持超低相位噪聲DDS應(yīng)用。" 在本文的分析中，電源效應(yīng)被視為公式2中捕捉的噪聲項的子項。如果電源噪聲是IC中的相位噪聲的主要來源，且遍布在所有通道中，則需要像本文之前使用的每個MxFE導(dǎo)致的相關(guān)噪聲一樣，將此效應(yīng)當(dāng)做相關(guān)項進(jìn)行說明。
● 基準(zhǔn)振蕩器噪聲：在大型系統(tǒng)中，基準(zhǔn)振蕩器噪聲貢獻(xiàn)分量需要按文章"帶有分布式鎖相環(huán)的相控陣的系統(tǒng)級LO相位噪聲模型"中所述的一樣進(jìn)行分配。這個測試臺使用極低的相位噪聲基準(zhǔn)電壓源，產(chǎn)生的噪聲分量比其他分量低得多，所以未在噪聲總和公式中特別指出。
通過測量來驗證模型
在公式2介紹了組合相位噪聲模型之后，下一個問題是"如何得到公式中使用的噪聲貢獻(xiàn)分量值？"在使用Quad-MxFE測試臺時，可使用測量值來提取所需的信息：
● 時鐘源的絕對相位噪聲
● 不同MxFE的通道的附加相位噪聲
● 同一個MxFE的通道的附加相位噪聲
測試設(shè)置和測量值如圖4所示。圖4(b)和圖4(c)提供去除了共用時鐘源的附加噪聲測量。測量單個MxFE中的附加相位噪聲時，也會去除MxFE中跨通道的相關(guān)噪聲。但是，在測量跨MxFE的附加相位噪聲時，測量值中會包含MxFE中的相關(guān)噪聲。
圖4. 使用三項測量來驗證相位噪聲模型。
最后一步是將測量數(shù)據(jù)更改為公式2中使用的三個項，如下所示：
1. 時鐘噪聲 = 時鐘相位噪聲測量值（圖4(a)）+ 20log (FOUT/FCLOCK)
2. 每個MxFE導(dǎo)致的相關(guān)噪聲 = 跨MxFE的附加相位噪聲（圖4(b)）– 通用MxFE的附加相位噪聲（圖4(c)）。注意，進(jìn)行此計算時，需要先轉(zhuǎn)化為線性功率，然后減去，然后重新轉(zhuǎn)化為dB，得出10log（10^（跨MxFE的附加相位噪聲/10）– 10^（通用MxFE的附加相位噪聲/10））
3. TxNoise = 通用MxFE的附加相位噪聲（圖4(c)）。
關(guān)于附加相位噪聲測量的附加備注：我們發(fā)現(xiàn)，使用此硬件時，上述項2和3的噪聲項也隨頻率擴(kuò)展。轉(zhuǎn)化為其他頻率時，還額外需要20log(FOUT/FMEAS)。并非所有硬件都是如此，每項設(shè)計需要單獨(dú)評估此項。
測量案例1：通用低相位噪聲時鐘
執(zhí)行此測量時，在整個16通道演示器中使用一個低噪聲12 GHz時鐘。時鐘源為SMA100B，如圖1所示被注入到外部時鐘注入節(jié)點中。所示的條件適用于3.2 GHz發(fā)射輸出頻率。
從圖5(b)可以看出，跨MxFE的相關(guān)噪聲是最主要的貢獻(xiàn)分量。在系統(tǒng)中增加MxFE后，這種噪聲貢獻(xiàn)分量會增大，之后受通用時鐘源限制。根據(jù)每種貢獻(xiàn)分量的曲線形狀，僅在曲線上增加幾個點不足以得出準(zhǔn)確的預(yù)測，所以我們發(fā)現(xiàn)最好是直接在公式2中使用圖5(b)中的數(shù)據(jù)。然后，進(jìn)行一系列計算來驗證該模型。從圖6至圖8可以看出，該模型提供的預(yù)測值準(zhǔn)確度非常高。
圖5. a) 用于驗證相位噪聲模型的測量值，b) 計算得出的在模型中使用的相位噪聲貢獻(xiàn)分量。這是針對所有MxFE共用一個時鐘的情況。
圖6. 3.2 GHz時16通道的測量值和模型預(yù)測值。
圖7. 3.2 GHz時8通道的測量值和模型預(yù)測值。兩圖之間的差異在于：MxFE如何共用發(fā)射通道。
圖8. 3.2 GHz時4通道的測量值和模型預(yù)測值。兩圖之間的差異在于：MxFE如何共用發(fā)射通道。
一些關(guān)于測量值和預(yù)測值的觀察值得注意。在許多情況下，預(yù)測值幾乎與測量值完全一樣。在某些情況下，測量值略低于預(yù)測值。我們承認(rèn)這一點，但無法給出準(zhǔn)確描述。圖8左側(cè)的圖提供了一個潛在的指示器。當(dāng)放大這些圖時，我們發(fā)現(xiàn)預(yù)測值與兩個測量示例匹配，但測量案例的值稍高一點。可能是因為在AD9081芯片中，每個MxFE導(dǎo)致的相關(guān)噪聲不完全相同，導(dǎo)致出現(xiàn)一些差異。第5節(jié)中描述的一些簡化假設(shè)可能也是導(dǎo)致出現(xiàn)差異的原因。在這些示例中，預(yù)測都相當(dāng)準(zhǔn)確，我們認(rèn)為這種方法對這種設(shè)計是有效的。
測量案例2：每個MxFE的分布式PLL
在本測量中，4個MxFE每個使用一個單獨(dú)的ADF4371，如圖1所示。ADF4371鎖定使用低相位噪聲500 MHz的基準(zhǔn)電壓源，設(shè)置提供12 GHz輸出。圖9顯示用于驗證模型的測量值和噪聲貢獻(xiàn)分量。
圖9. A) 使用獨(dú)立的ADF4371芯片作為時鐘輸入源時，用于驗證相位噪聲模型的測量值，b) 計算得出的在模型中使用的相位噪聲貢獻(xiàn)分量。這是針對每個MxFE的分布式PLL的情況。
在本示例中，PLL是主要的噪聲源，MxFE貢獻(xiàn)的噪聲分量遠(yuǎn)低于時鐘噪聲。如圖10所示，根據(jù)分布式系統(tǒng)使用的PLL的數(shù)量，組合噪聲相應(yīng)改善。
圖10. 在使用ADF4371作為每個MxFE的時鐘源時，在組合多個相位一致的發(fā)射通道之后，在3.2 GHz時的測量值和根據(jù)模型得出的預(yù)測值。
結(jié)論
本文顯示能夠相當(dāng)準(zhǔn)確地預(yù)測組合通道中的相位噪聲的經(jīng)驗?zāi)Ｐ汀Ｊ褂么朔椒ǖ那疤崾牵菏紫葟脑肼曉吹慕嵌炔榭丛撓到y(tǒng)，并重新繪制框圖，以便查看相關(guān)項和不相關(guān)的項。
我們還著重突出"經(jīng)驗"一詞，這意味著建議方法是通過觀察或經(jīng)驗進(jìn)行驗證，而不是根據(jù)理論或純邏輯進(jìn)行驗證。對于相位噪聲示例，提出的觀點是要評估區(qū)域和貢獻(xiàn)分量，需要使用一些測量值和觀察結(jié)果。了解上述這些之后，即可系統(tǒng)性地計算系統(tǒng)噪聲。
本文使用的數(shù)據(jù)和公式在一定程度上只適用于該硬件，基于之前描述的觀察結(jié)果。但是，這種方法可用于任何多通道系統(tǒng)。更通用的框圖如圖11所示。先介紹系統(tǒng)基準(zhǔn)振蕩器，然后根據(jù)通道級硬件繪制時鐘和LO分布，可以更直觀地查看大型系統(tǒng)中的噪聲貢獻(xiàn)源。
圖11. 從相位噪聲角度繪制的通用相控陣示意圖。每個信號都包含噪聲項，它們是陣列中分布的噪聲分量的組合。從這個角度重新繪制系統(tǒng)圖之后，可以更容易在系統(tǒng)層面顯示關(guān)于相關(guān)和不相關(guān)噪聲的跟蹤。如果設(shè)計人員先繪制系統(tǒng)基準(zhǔn)振蕩器，然后根據(jù)通道級硬件繪制時鐘和LO分布，可以更直觀地顯示大型系統(tǒng)中的噪聲貢獻(xiàn)源。
參考電路
1 Peter Delos?！皫в蟹植际芥i相環(huán)的相控陣的系統(tǒng)級LO相位噪聲模型”。ADI公司，2018年11月。
2 Peter Delos和Mike Jones。 “使用市售收發(fā)器的數(shù)字陣列：噪聲、雜散和線性測量”。 IEEE相控陣大會，2019年10月。
3 Peter Delos。 “電源調(diào)制比揭秘：PSMR與PSRR有何不同？” ADI公司，2019年3月。
4 Peter Delos和Jarrett Liner。 “改進(jìn)的DAC相位噪聲測量支持超低相位噪聲DDS應(yīng)用”。模擬對話，第51卷第3期，2017年8月。
5 Peter Delos。 “鎖相環(huán)噪聲傳遞函數(shù)”。高頻電子，2016年1月。
6 Peter Delos。 “收發(fā)器使用外部本振：降低相位噪聲，獲得更強(qiáng)射頻性能”。ADI公司，2019年10月。
Michael Jones、Travis Collins、Charles Frick。“DAC/ADC集成電路上的集成強(qiáng)化型DSP改善了寬帶多通道系統(tǒng)”。ADI公司，2021年5月。
“2端口剩余噪聲測量”。Rohde & Schwarz應(yīng)用筆記。
來源：ADI
作者：Peter Delos 和 Michael Jones
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
多波束相控陣接收機(jī)混合波束成型功耗優(yōu)勢的定量分析
最新的1200V CoolSiC MOSFET中的.XT技術(shù)如何提高器件性能和壽命
構(gòu)建滿足特定應(yīng)用要求的DPS系統(tǒng)需要考慮這些因素！
