【導(dǎo)讀】對(duì)于很多初學(xué)PCB設(shè)計(jì)的人員來(lái)說(shuō)，高速信號(hào)是神秘的，設(shè)計(jì)人員可能更多關(guān)注的是怎么布局，怎么調(diào)整布線(xiàn)拓?fù)?，怎么把信?hào)走通，對(duì)信號(hào)仿真模型更是了解的不多。
而對(duì)于初學(xué)仿真的小伙伴們，則可能從學(xué)習(xí)傳輸線(xiàn)開(kāi)始，需要了解高速信號(hào)是怎么傳輸?shù)?，要學(xué)習(xí)反射，串?dāng)_，端接，匹配，損耗……然而，當(dāng)我們真正準(zhǔn)備仿真一個(gè)DDR信號(hào)質(zhì)量時(shí)，卻是從學(xué)會(huì)調(diào)用IBIS模型開(kāi)始的。
我們?cè)诮拥椒抡骓?xiàng)目時(shí)，總是免不了要向客戶(hù)索要芯片模型。俗話(huà)說(shuō)：巧婦難為無(wú)米之炊。沒(méi)有米，是不可能做出香噴噴的米飯的，沒(méi)有準(zhǔn)確的芯片模型，我們的仿真就無(wú)法進(jìn)行。 在仿真分析中，最常見(jiàn)的模型就是IBIS模型了。小編這篇文章不是要介紹怎么去使用IBIS，也不是要去闡述 IBIS是怎么得來(lái)的，只是先讓初學(xué)者對(duì)IBIS有一個(gè)感性的認(rèn)識(shí)。
進(jìn)入正題。我們知道IBIS模型是行為級(jí)模型，它描述了芯片的輸入輸出狀態(tài)，它不同于Spice模型，不會(huì)泄露芯片內(nèi)部的電路結(jié)構(gòu)。
首先，讓我們來(lái)思考一下仿真分析為什么需要IBIS模型。
從根源說(shuō)起。在數(shù)字電路中，芯片與芯片之間傳輸?shù)氖菙?shù)字信號(hào)，數(shù)字信號(hào)是0、1這樣的脈沖信號(hào)。完美的數(shù)字信號(hào)應(yīng)該是圖一這樣的，它的上升時(shí)間和下降時(shí)間幾乎為零
圖一
但實(shí)際傳輸?shù)男盘?hào)，可能是圖二這樣的，或者是圖三這樣的
圖 三
我們可以看到，上圖這些信號(hào)都是幅值為5V的脈沖，頻率為100M，但是它們的特點(diǎn)不一樣。圖二波形的上升沿很陡峭，圖三波形的上升沿卻很平緩。
實(shí)際應(yīng)用中，我們使用的芯片也是這樣，不同芯片輸出的波形也不一樣。它們不僅周期頻率不同，上升時(shí)間、幅值也會(huì)不同。
先來(lái)了解一下芯片的構(gòu)造?？磥?lái)做為一名SI工程師，需要學(xué)習(xí)和掌握的東西還真不少。不光是關(guān)注傳輸線(xiàn)外部互連，還需要學(xué)習(xí)很多芯片知識(shí)。
我們姑且認(rèn)為IC芯片由三部分組成： Core、Buffer和封裝。Core是芯片內(nèi)部的核心邏輯電路，工作電壓較低，驅(qū)動(dòng)能力也低。Buffer是終端接口電路，電源電壓一般較高，驅(qū)動(dòng)能力較強(qiáng)，是core和其他IC之間的連接橋梁，封裝則是連接Buffer和外部器件的金線(xiàn)和管腳。芯片核心與核心之間的通信就是通過(guò)buffer、封裝和傳輸線(xiàn)來(lái)完成的。Buffer和封裝是外圍電路能“看見(jiàn)”的部分。就是說(shuō)芯片內(nèi)的指令是由core來(lái)發(fā)出的，至于指令是以什么形式，以多高的電壓來(lái)表現(xiàn)，這就要看 Buffer來(lái)發(fā)揮作用了。
說(shuō)到Buffer，那么Buffer究竟是什么呢？就像傳輸線(xiàn)可以用分布模型RLGC來(lái)定義，Buffer也可以用一些等效電路來(lái)描述。IBIS里面的Buffer有Input Buffer，Output Buffer，Input/Output Buffer等類(lèi)型。
[page]
下圖就是Buffer和封裝的等效電路，圖四是Output buffer，圖五是Input Buffer。這里要強(qiáng)調(diào)一下，下圖是包含了Buffer和封裝的，圖四右邊部分是封裝等效電路。圖五左邊部分是封裝等效電路。我們需要明白的是IBIS模型是考慮了封裝的影響的。小編的模電學(xué)的不是很好，不想去詳細(xì)分析這些器件是怎么工作的。
圖五
那么仿真時(shí)調(diào)用不同的IBIS模型有什么區(qū)別呢？我們調(diào)用實(shí)際的IBIS模型來(lái)仿真一下，看看仿真時(shí)調(diào)用不同的IBIS模型之間到底有什么區(qū)別。
首先來(lái)挑選幾個(gè)不同的IBIS模型，加載一個(gè)上升沿，輸出的結(jié)果如圖六：
圖六
上圖這些上升沿的上升邊陡峭程度不一樣，對(duì)應(yīng)的幅值也不一樣?？梢?jiàn)，調(diào)用不同的模型，同樣是一個(gè)上升沿，會(huì)有這么多的表現(xiàn)形式。
我們?cè)賮?lái)看看接收端模型對(duì)信號(hào)有什么影響。驅(qū)動(dòng)端加載一個(gè)上升沿，輸入到輸出之間的線(xiàn)很短，可以忽略傳輸線(xiàn)對(duì)信號(hào)的影響。終端調(diào)用了不同的Input模型，結(jié)果如下圖七。
圖七
仿真時(shí)，驅(qū)動(dòng)端加載的是5V上升沿信號(hào)。接收端接收的電壓有5V，3.3V。同樣的輸入，但是在終端接收的電壓不一樣。對(duì)于供電電壓是3.3V的接收端器件，就算驅(qū)動(dòng)電壓是5V，它也會(huì)在保護(hù)二極管的作用下，最終電壓被拉回到3.3V。而對(duì)于供電電壓本來(lái)就是5V的器件，調(diào)用不同的Input buffer模型對(duì)信號(hào)波形的影響是比較小的。這里我們就明白了，為什么在仿真中，如果我們不能準(zhǔn)確找到接收芯片模型，可以用類(lèi)似的模型去替代。
通過(guò)仿真我們了解到，Buffer本身并不能產(chǎn)生信號(hào)波形，它本身是個(gè)被動(dòng)器件，只是起驅(qū)動(dòng)的作用。我們?cè)诜抡娴臅r(shí)候自己會(huì)定義各種碼型，碼型只是定義一種邏輯關(guān)系而已，至于這種邏輯關(guān)系是以什么形式表現(xiàn)出來(lái)，就要看芯片的Buffer了。在仿真中，我們想要知道主控芯片輸出的波形長(zhǎng)什么樣，那就要借助我們的IBIS模型了。
以上是我對(duì)IBIS模型的一點(diǎn)認(rèn)識(shí)，歡迎討論。
