国产精品亚洲欧美一区麻豆_亚洲国产精品高清在线观看_ 国产一区二区在线观看app-亚洲国产成人久久综合野外-国产永久在线视频-国产va免费精品

你的位置:首頁 > EMC安規(guī) > 正文

經(jīng)典技術(shù):小間距QFN封裝PCB設(shè)計(jì)串?dāng)_抑制分析

發(fā)布時間:2015-08-17 責(zé)任編輯:sherry

【導(dǎo)讀】對于8Gbps及以上的高速應(yīng)用更應(yīng)該注意避免此類問題,為高速數(shù)字傳輸鏈路提供更多裕量。本文針對PCB設(shè)計(jì)中由小間距QFN封裝引入串?dāng)_的抑制方法進(jìn)行了仿真分析,為此類設(shè)計(jì)提供參考。
 
隨著電路設(shè)計(jì)高速高密的發(fā)展趨勢,QFN封裝已經(jīng)有0.5mm pitch甚至更小pitch的應(yīng)用。由小間距QFN封裝的器件引入的PCB走線扇出區(qū)域的串?dāng)_問題也隨著傳輸速率的升高而越來越突出。對于8Gbps及以上的高速應(yīng)用更應(yīng)該注意避免此類問題,為高速數(shù)字傳輸鏈路提供更多裕量。本文針對PCB設(shè)計(jì)中由小間距QFN封裝引入串?dāng)_的抑制方法進(jìn)行了仿真分析,為此類設(shè)計(jì)提供參考。
 
一、問題分析
 
在PCB設(shè)計(jì)中,QFN封裝的器件通常使用微帶線從TOP或者BOTTOM層扇出。對于小間距的QFN封裝,需要在扇出區(qū)域注意微帶線之間的距離以及并行走線的長度。圖一是一個0.5 pitch QFN封裝的尺寸標(biāo)注圖。
小間距QFN封裝PCB設(shè)計(jì)串?dāng)_抑制分析
圖二是一個使用0.5mm pitch QFN封裝的典型的1.6mm板厚的6層板PCB設(shè)計(jì):
小間距QFN封裝PCB設(shè)計(jì)串?dāng)_抑制分析2
差分線走線線寬/線距為:8/10,走線距離參考層7mil,板材為FR4.
小間距QFN封裝PCB設(shè)計(jì)串?dāng)_抑制分析3
從上述設(shè)計(jì)我們可以看出,在扇出區(qū)域差分對間間距和差分對內(nèi)的線間距相當(dāng),會使差分對間的串?dāng)_增大。
小間距QFN封裝PCB設(shè)計(jì)串?dāng)_抑制分析4
圖四是上述設(shè)計(jì)的差分模式的近端串?dāng)_和遠(yuǎn)端串?dāng)_的仿真結(jié)果,圖中D1~D6是差分端口。
 
從仿真結(jié)果可以看出,即使在并行走線較短的情況下,差分端口D1對D2的近端串?dāng)_在5GHz超過了-40dB,在10GHz達(dá)到了-32dB,遠(yuǎn)端串?dāng)_在15GHz達(dá)到了-40dB.對于10Gbps及以上的應(yīng)用而言,需要對此處的串?dāng)_進(jìn)行優(yōu)化,將串?dāng)_控制到-40dB以下。
[page]
二、優(yōu)化方案分析
 
對于PCB設(shè)計(jì)來說,比較直接的優(yōu)化方法是采用緊耦合的差分走線,增加差分對間的走線間距,并減小差分對之間的并行走線距離。
 
圖五是針對上述設(shè)計(jì)使用緊耦合差分線進(jìn)行串?dāng)_優(yōu)化的一個實(shí)例:
小間距QFN封裝PCB設(shè)計(jì)串?dāng)_抑制分析5
圖六是上述設(shè)計(jì)的差分模式的近端串?dāng)_和遠(yuǎn)端串?dāng)_的仿真結(jié)果:
小間距QFN封裝PCB設(shè)計(jì)串?dāng)_抑制分析6
從優(yōu)化后的仿真結(jié)果可以看出,使用緊耦合并增加差分對之間的間距可以使差分對間的近端串?dāng)_在0~20G的頻率范圍內(nèi)減小4.8~6.95dB.遠(yuǎn)端串?dāng)_在5G~20G的頻率范圍內(nèi)減小約1.7~5.9dB.
小間距QFN封裝PCB設(shè)計(jì)串?dāng)_抑制分析7
[page]
除了在布線時拉開差分對之間的間距并減小并行距離之外,我們還可以調(diào)整差分線走線層和參考平面的距離來抑制串?dāng)_。距離參考層越近,越有利于抑制串?dāng)_。在采用緊耦合走線方式的基礎(chǔ)上,我們將TOP層與其參考層之間的距離由7mil調(diào)整到4mil.
小間距QFN封裝PCB設(shè)計(jì)串?dāng)_抑制分析8
根據(jù)上述優(yōu)化進(jìn)行仿真,仿真結(jié)果如下圖:
小間距QFN封裝PCB設(shè)計(jì)串?dāng)_抑制分析9
值得注意的是,當(dāng)我們調(diào)整了走線與參考平面的距離之后,差分線的阻抗也隨之發(fā)生變化,需要調(diào)整差分走線滿足目標(biāo)阻抗的要求。芯片的SMT焊盤距離參考平面距離變小之后阻抗也會變低,需要在SMT焊盤的參考平面上進(jìn)行挖空處理來優(yōu)化SMT焊盤的阻抗。具體挖空的尺寸需要根據(jù)疊層情況進(jìn)行仿真來確定。
小間距QFN封裝PCB設(shè)計(jì)串?dāng)_抑制分析10
[page]
從仿真結(jié)果可以看出,調(diào)整走線與參考平面的距離后,使用緊耦合并增加差分對之間的間距可以使差分對間的近端串?dāng)_在0~20G的頻率范圍內(nèi)減小8.8~12.3dB.遠(yuǎn)端串?dāng)_在0~20G范圍內(nèi)減小了2.8~9.3dB.
11小間距QFN封裝PCB設(shè)計(jì)串?dāng)_抑制分析
三、結(jié)論
 
通過仿真優(yōu)化我們可以將由小間距QFN封裝在PCB上引起的近端差分串?dāng)_減小8~12dB,遠(yuǎn)端串?dāng)_減小3~9dB,為高速數(shù)據(jù)傳輸通道提供更多裕量。本文涉及的串?dāng)_抑制方法可以在制定PCB布線規(guī)則和疊層時綜合考慮,在PCB設(shè)計(jì)初期避免由小間距QFN封裝帶來的串?dāng)_風(fēng)險(xiǎn)。
要采購焊盤么,點(diǎn)這里了解一下價格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉