【導讀】監(jiān)控儀表與傳統(tǒng)電參量變送器相比最大的優(yōu)點就是更加的向集成化、智能化、多元化的方向靠攏，這就對電磁兼容的性能方面要求很高。選擇適當?shù)腅MC方案，可以使產(chǎn)品設計環(huán)節(jié)事半功倍。本文則主要講解電力監(jiān)控儀表的電磁兼容設計。
1 標準判定
1.1 判定標準
結(jié)合重工業(yè)產(chǎn)品通用標準，電力監(jiān)控用電力儀表需要滿足的EMS、EMI項目及評判等級。
1.2 標準解讀
干擾通常分為持續(xù)干擾和瞬態(tài)干擾兩類。如廣播電臺、手機信號、步話機等屬于持續(xù)干擾。由于開關(guān)切換，電機制動等造成電網(wǎng)的波動，此類干擾我們稱為瞬態(tài)干擾。瞬態(tài)干擾包含：浪涌SURGE，靜電ESD，電快速脈沖群EFT/B，電壓暫降、短時中斷和電壓變化DIPS；持續(xù)干擾包含：傳導敏感度CS，輻射敏感度RS。
評判等級A所述的“性能不降低”，即干擾施加后，硬件無損害，干擾施加過程中無死機、復位、數(shù)據(jù)掉幀或誤碼率較高等問題，好像無干擾施加到產(chǎn)品一樣。通常持續(xù)性的干擾的評判等級均采用此評判等級。瞬態(tài)干擾為偶然性發(fā)生，且引起的電網(wǎng)干擾時間不長，故暫時性能降低，也就是評判等級B。
1.3 EMS試驗項目及干擾實質(zhì)分析
(1)浪涌SURGE：波形1.2/50μs、8/20μs，是一種脈沖寬度為幾十個μs的脈沖，是一種傳導性干擾，因其脈沖攜帶較強能量，故需要對所有功能端口做相應程度的防護，否則會引起內(nèi)部電路元件的永久性硬損傷。
(2)靜電EMD：波形上升沿為0.7-1ns，是一種脈沖寬度為幾十個ns的脈沖，因其峰值電壓范圍在數(shù)千至上萬伏，故脈沖也具有一定的能量，須在端口做防護。由于其上升沿很陡，故其攜帶的高頻諧波很豐富，可達500MHz，所以靜電在儀表所有裸露的金屬部件（包含端子，螺釘?shù)龋┻M行接觸放電或孔縫（包含LED指示燈的開孔，各種散熱和觀察孔）時，或分別對水平耦合板和垂直耦合板間接放電時，均會在放電點瞬時形成一個高頻電場，通過空間對電路進行干擾，這種干擾是共模干擾。因此，靜電設計時應注意端口保護和空間高頻輻射場兩方面內(nèi)容。
(3)電快速脈沖群EFT/B：波形上升沿為5ns，波形為數(shù)個周期脈沖串的組合，能量很低。干擾的性質(zhì)和靜電一樣是共模，干擾路徑既包括傳導也包含輻射。
(4)傳導敏感度CS：共模干擾，干擾頻段從150KHz到80MHz。在進行項目試驗時，其干擾信號源至儀表的線纜長度與干擾頻段（30MHz）對應的波長λ的1/4比擬，故在施加干擾電壓的調(diào)制頻率超過30MHz時，因趨膚效應，干擾信號主要以空間輻射方式出現(xiàn)（低于30MHz時，主要還是以傳導方式干擾）。
(5)輻射敏感度RS：共模干擾，干擾頻段從80MHz到1GHz。需注意，外拖的線纜充當接收天線，干擾為電磁場的遠場。
1.4 EMI試驗項目及干擾實質(zhì)分析
EMI試驗包含傳導發(fā)射CE和輻射發(fā)射RE。CE考察的頻段為150KHz~30MHz，RE考察的頻段為MHz~1GHz，通常按A類設備要求。對電力儀表而言，主要考察其內(nèi)部電源（通常為開關(guān)電源）、晶振(包括有源晶振和無源晶振)等主要騷擾源通過天線(由外拖線纜充當)形成的傳導和輻射，在設計時應特別注意對上述騷擾源的處理。
2 電磁兼容設計方法
2.1 電磁兼容設計的基本思路
出現(xiàn)EMC問題，必須有干擾源，耦合路徑及敏感設備三要素，缺少任何一個環(huán)節(jié)，均不能構(gòu)成EMC問題。因此，針對EMC問題，其設計就是針對三要素中的一個或幾個采取技術(shù)措施，限制或消除其影響，基本思路可分為“堵”和“疏”兩類。“堵”就是通過增加共模濾波器，采用光耦等隔離或線纜套磁環(huán)等方式增加共模阻抗Z；“疏”就是通過電容形成高頻通路，將共模干擾引入阻抗更低的地(PE)或金屬殼。一個EMC設計往往可以通過既“堵”又“疏”的方式，在成本增加不大的情況下，可獲得較好的EMC性能。
2.2 EMC解決手段
屏蔽、接地和濾波是EMC解決的三種手段。在下文中將詳細說明。
[page]
3 原理圖級設計
在確定儀表需要滿足的電磁兼容項目及試驗等級后，在原理圖設計時就有必要對相關(guān)試驗項目進行設計，最大程度降低電磁兼容風險和節(jié)省項目開發(fā)時間。
3.1 端口設計
儀表的端口包括電源端口及信號端口，在EMC測試項目中針對端口的試驗包括浪涌SURGE，靜電ESD，電快速脈沖群EFT/B，傳導敏感度CS，傳導發(fā)射CE，電壓暫降、短時中斷和電壓變化DIPS。因此在設計中應遵循先進行浪涌防護后進行隔離/共模濾波的順序進行。
(1) 浪涌防護設計
根據(jù)儀表端口的定義，浪涌分為差模浪涌和共模浪涌兩種。如信號端口（也包含工作電源端口）的進線和回線間為差模浪涌，電路的進線和回線分別對地（接地端子）為共模浪涌。
抑制浪涌最常用的器件就是浪涌抑制器件，如氣體防電管、壓敏電阻、TVS。不同的端口根據(jù)其功能，選用不同的組合方案進行浪涌的防護。例如，當儀表是三相四線輸入，因為電壓端口為高阻輸入，在浪涌等級要求不太高時，一般無須采用壓敏電阻和氣體放電管。
(2) 共模濾波器的設計
通過在端口附近設計共模濾波器，對共模干擾進行旁路。濾除共模干擾也可采取設計隔離元件等增大共模阻抗的方式或通過電容接地（如果端口設計有接地端子，應滿足相應安全要求）的方式來實現(xiàn)。
設計共模濾波器，首先應明確共模干擾的頻段，以便選擇合適的電感、電容參數(shù)。若需要同時抑制低、中、高頻的共模干擾，有時可采用低頻和高頻共模濾波器串聯(lián)的方式來解決。
儀表電源端口往往采用開關(guān)電源，由于開關(guān)電源是一個重要的對外干擾源，需要在端口設計EMI濾波器。另外，從EMS角度考慮，由于隔離變壓器的輸入輸出間存在較大的分布電容，高頻共模干擾可以毫無衰減地從輸入耦合至輸出，因此也需要在開關(guān)電源前設計濾波器。
電源端口基本濾波電路結(jié)構(gòu)見圖2。當無PE時，共模電容省略。共模扼流圈在繞制中會產(chǎn)生1%左右的漏感，可直接利用來進行差模濾波，若要加強差模濾波，則可在扼流圈后增加差模電感設計。需要強調(diào)的是，圖2所示濾波器在進行PCB布板時，應盡量擺放在靠近于端口的位置，且印制線走線應注意控制環(huán)路面積，讓濾波器獲得最大的插入損耗。
3.2 敏感電路及器件設計
在設計中需要注意對易接收電磁干擾的電磁敏感電路和器件的設計。盡量采用抗擾度高的器件，在功能滿足的情況下，盡量降低晶振的頻率，盡量選擇上升沿較緩的器件。
4 結(jié)構(gòu)級、PCB級設計
結(jié)構(gòu)上需要考慮靜電放電、射頻電磁場輻射、輻射發(fā)射三項EMC試驗項目，下面主要以因結(jié)構(gòu)限制，在PCB設計中常出現(xiàn)的一些問題進行分析。
常見問題一，儀表因自身結(jié)構(gòu)緊湊，內(nèi)部常由幾塊PCB構(gòu)成，PCB之間通過插針、互聯(lián)排線等連接，如何進行EMI防護？
這些都是EMC最為脆弱的環(huán)節(jié)，當連線長度與干擾頻率的波長可比擬時，既容易接收到外界的干擾，也容易將內(nèi)部干擾帶出產(chǎn)品，引起EMI超標。
設計時可從以下三方面著手解決：①對插針中傳遞的信號進行濾波；②盡量減少插針、互聯(lián)排線的長度（從工藝角度可將其捆扎）；③增加地針數(shù)目，最好采用“地--信號1--地--信號2--地--信號3--地”方式，減少信號的回路面積，降低不同PCB之間的Zgnd.
常見問題二，針對液晶顯示屏，LED指示燈，孔縫等如何進行靜電ESD防護？
在設計中建議對液晶顯示屏采取透明材料絕緣處理，或增大與內(nèi)部電路的放電距離。
PCB布線時應注意：①濾波器設計時不要讓輸入輸出分開，避免耦合，最好采用“一”或“L”型；②對關(guān)鍵芯片的敏感信號去耦時，去耦電容應緊靠其管腳，以減小回路面積；③敏感信號不能從晶振底部穿越，也不能離靠近儀表端口，長距離傳輸時，應注意采用包地方式；④盡量縮短關(guān)鍵信號的傳遞路徑距離，采用伴地設計時，注意增加地過孔的數(shù)目；⑤注意不要讓敷地存在地割裂情況；⑥通過增加距離來降低相信號通道間的空間耦合；⑦通過正交來解決PCB頂層和底層信號的相互影響；⑧模擬地和數(shù)字地在一點處連接，A/D通常視作模擬器件。
常見問題三，如何“接地”？一個產(chǎn)品只有一個接地點。因而，對于接地點位置的選擇十分重要，設計時應保證接地點位于干擾信號注入端口且具有低的接地阻抗，通過電容可對共模干擾信號能進行旁路。若儀表端口設計時預留了一個接地端子，可以是前端三相四線輸入電壓（La、Lb、Lc、N）的保護地PE，也可以是其交流工作電源（L、N）的保護地ＰＥ或者還有可能是RS485通訊（A、B）的保護地PE/屏蔽地FG。
地設計時還應保證這個地是干凈的地，即EMC中所述的“靜地”。當?shù)夭桓蓛魰r，共模干擾信號可能會從地反竄流入信號造成地污染，所以結(jié)構(gòu)設計和PCB設計時，常用做法是在端口預留一塊銅箔，讓其與內(nèi)部其它信號分割開來，且留有一定的距離（安全要求考慮）。
電容、電感非理想器件的寄生參數(shù)，在高頻時將會大大影響其濾波效果，所以對不同頻段的干擾信號應選擇不同的濾波參數(shù)。以電容為例，其頻率阻抗曲線見圖3。這里需要強調(diào)的是，該類器件的引線過長時，其高頻下寄生參數(shù)會降低自身的諧振頻率，建議盡量采用貼片器件。一個常用的做法是選擇參數(shù)相差100倍的電容進行并聯(lián)，以保證在其較寬的頻段范圍內(nèi)始終保持電容特性。
數(shù)字芯片均應做去耦設計，特別是攜帶豐富高次諧波的數(shù)字電源引腳，通常用0.1uF電容與1nF電容并聯(lián)。對于數(shù)字芯片中因結(jié)構(gòu)、傳輸路徑等客觀因素影響的關(guān)鍵信號均應做去耦設計，去耦時應注意不要影響信號的正常傳輸。
對于特別敏感的電路單元，在成本允許和結(jié)構(gòu)設計時應充分考慮，針對輻射試驗項目(RS和RE)屏蔽材料選擇鋁或銅等金屬，設計時為保證足夠的屏蔽效能應保證低接地阻抗，在此不作詳細說明。
相關(guān)閱讀：
PCB專區(qū)：高速DSP系統(tǒng)的電路板級電磁兼容性設計
經(jīng)驗分享：如何正確擺放共模電感克服電磁兼容
改善電磁兼容性"萬能藥"，甭管單面OR雙面PCB板
