頻率合成技術(shù)是利用參考頻率源來(lái)產(chǎn)生具有一系列離散的、高準(zhǔn)確度、高穩(wěn)定度頻率信號(hào)的一項(xiàng)技術(shù)。鎖相式頻率合成器是利用鎖相環(huán)（PLL）將壓控振蕩器（VCO）的頻率鎖定在某一個(gè)頻率點(diǎn)上，由壓控振蕩器產(chǎn)生并輸出所需的頻率，這種方法輸出頻率穩(wěn)定，雜散抑制好，輸出頻率范圍寬。隨著鎖相環(huán)電路集成化、數(shù)字化和小型化的不斷發(fā)展，已經(jīng)出現(xiàn)了具有快鎖功能的鎖相環(huán)芯片，當(dāng)前，鎖相式頻率合成技術(shù)得到了最為廣泛的應(yīng)用。環(huán)路濾波器是鎖相環(huán)頻率合成器的關(guān)鍵部分，是頻率合成器設(shè)計(jì)中的一個(gè)最重要的環(huán)節(jié)，其參數(shù)的合理設(shè)計(jì)直接關(guān)系到頻率合成器輸出頻率信號(hào)的雜散、相位噪聲、穩(wěn)定度及頻率轉(zhuǎn)換時(shí)間等多項(xiàng)指標(biāo)，間接的影響通信系統(tǒng)的載波質(zhì)量、接收性能、發(fā)射和接收信噪比、接收靈敏度及通信距離等。
1 環(huán)路濾波器參數(shù)分析
PLL頻率合成器的基本框圖如圖1所示。
環(huán)路濾波器是由電阻、電容或者還有放大器組成的線(xiàn)性電路，是一種低通濾波器。它的作用是濾除掉來(lái)自PLL電路中鑒相器輸出電壓Vd（t）中的高頻成分和噪聲分量，得到一個(gè)干凈的控制電壓Vc（t）去控制壓控振蕩器的頻率輸出。環(huán)路濾波器包括有源環(huán)路濾波器和無(wú)源環(huán)路濾波器，可根據(jù)所選用的鎖相環(huán)芯片和壓控振蕩器來(lái)確定環(huán)路濾波器的形式。
環(huán)路濾波器的主要指標(biāo)包含：環(huán)路帶寬、鎖定時(shí)間、直流增益、高頻增益和阻尼系數(shù)等。其各項(xiàng)參數(shù)是根據(jù)環(huán)路中的VCO增益、電荷泵增益以及鑒相器的分頻比而設(shè)計(jì)的。
環(huán)路參數(shù)設(shè)計(jì)中最為重要的參數(shù)是環(huán)路帶寬，環(huán)路帶寬與參考頻率、PFD和環(huán)路LP相位噪聲成正比關(guān)系，它與VCO的相位噪聲、鎖定時(shí)間和分辨率成反比關(guān)系。設(shè)計(jì)中進(jìn)行環(huán)路帶寬參數(shù)的合理選擇有利于VCO的相位噪聲、鎖定時(shí)間、系統(tǒng)分辨率等多項(xiàng)指標(biāo)的兼顧。
環(huán)路濾波器設(shè)計(jì)中需滿(mǎn)足的參數(shù)指標(biāo)高、受到的因素多，設(shè)計(jì)過(guò)程中計(jì)算公式復(fù)雜，難度較大。ADIsim PLL 3．1仿真軟件具有強(qiáng)大的模擬仿真功能，可利用其進(jìn)行模擬仿真設(shè)計(jì)，快捷方便、準(zhǔn)確合理的設(shè)計(jì)出穩(wěn)定的環(huán)路濾波器，降低設(shè)計(jì)過(guò)程中的計(jì)算量，大大提高設(shè)計(jì)效率因而在鎖相環(huán)頻率合成技術(shù)中得到了廣泛的應(yīng)用。
2 ADIsimPLL 3．1功能介紹
ADIsimPLL 3．1是一款全面的PLL頻率合成器設(shè)計(jì)和仿真工具，此軟件具有性能優(yōu)良的模擬設(shè)計(jì)能力，其設(shè)計(jì)環(huán)境是基于ADI系列鎖相環(huán)芯片而設(shè)計(jì)的，因此，對(duì)ADI的鎖相環(huán)芯片而言，可以充分利用ADIsim PLL 3．1的強(qiáng)大功能，將環(huán)路濾波器設(shè)計(jì)得盡可能完美，而對(duì)具有相似功能的頻率合成器PLL芯片而言，可以對(duì)模擬仿真結(jié)果做一些必要的參數(shù)調(diào)整和修正，對(duì)環(huán)路濾波器的設(shè)計(jì)和性能提高也是很有幫助的。總之，ADIsimPLL 3．1設(shè)計(jì)仿真軟件的應(yīng)用領(lǐng)域是十分廣泛的。
ADIsimPLL 3．1設(shè)計(jì)仿真軟件的主要特點(diǎn)有：適用頻率范圍可達(dá)6 GHz；具有整數(shù)分頻和小數(shù)分頻兩種分頻模式可供選擇；具有多種的環(huán)路濾波器電路形式可供選擇；參考頻率源可根據(jù)需求選擇應(yīng)用；包含豐富的可供選擇的PLL芯片；可仿真頻率合成器輸出的相位噪聲及雜散指標(biāo)結(jié)果；對(duì)頻率轉(zhuǎn)換時(shí)間可進(jìn)行模擬輸出；按照仿真結(jié)果模擬分析出所需電路的相關(guān)元器件參數(shù)。
3 環(huán)路濾波器的設(shè)計(jì)應(yīng)用
實(shí)際工作中擬設(shè)計(jì)一款頻率合成器，其相關(guān)技術(shù)指標(biāo)要求包括：頻率范圍滿(mǎn)足600～658 MHz；頻率間隔為25 kHz；相位噪聲滿(mǎn)足-90dBc ／Hz@10 kHz和-135 dBc／Hz@1 MHz；頻率切換時(shí)間不大于2 ms。根據(jù)設(shè)計(jì)要求，參考頻率源定為10 MHz溫補(bǔ)振蕩器，其頻率穩(wěn)定度可達(dá)6&TImes; 10-7，可滿(mǎn)足系統(tǒng)所要求的頻率穩(wěn)定度，鎖相環(huán)芯片選擇ADI公司的ADF4156，該芯片具有高達(dá)6 GHz的RF輸入頻率，可滿(mǎn)足輸出頻率范圍要求，另外此芯片具有小數(shù)分頻功能，可實(shí)現(xiàn)25 kHz的頻率間隔，由于ADF4156芯片的Vp最大值為5．5 V，壓控振蕩器的壓控靈敏度為15MHz／ V，盡可能低的壓控靈敏度有利于輸出相位噪聲指標(biāo)的提高。
對(duì)鎖相環(huán)電路及壓控振蕩器選定后，下面進(jìn)入工作重點(diǎn)，即環(huán)路濾波器的設(shè)計(jì)，設(shè)計(jì)中根據(jù)選擇的鎖相環(huán)ADF4156，環(huán)路濾波器選三階的無(wú)源濾波器，電路形式如圖2所示。
圖2中電容器C1將來(lái)自電荷泵（ADF4156的CP腳）的脈沖轉(zhuǎn)化為直流電壓，但是根據(jù)對(duì)開(kāi)環(huán)傳遞函數(shù)分析，它會(huì)引起環(huán)路的不穩(wěn)定性，引入了電阻器R1和電容器C2是為了穩(wěn)定環(huán)路，但同時(shí)又帶來(lái)的相應(yīng)的紋波干擾，電阻器R2和電容器C3能夠?yàn)V除紋波干擾，同時(shí)可以濾除由鑒相頻率帶來(lái)的雜散分量。
設(shè)計(jì)中環(huán)路帶寬的參數(shù)確定是非常重要的，從環(huán)路噪聲帶寬來(lái)看，BL應(yīng)該選擇最小值，從環(huán)路穩(wěn)定性來(lái)看，ξ（阻尼系數(shù)）越大環(huán)路越穩(wěn)定。由于設(shè)計(jì)要求中對(duì)頻率切換時(shí)間的要求為不小于2 ms，在環(huán)路帶寬的選擇上可以進(jìn)行折衷，從而兼顧噪聲抑制、頻率切換時(shí)間和環(huán)路的穩(wěn)定性。
根據(jù)設(shè)計(jì)要求在ADIsimPLL 3．1的設(shè)計(jì)界面中需要進(jìn)行各項(xiàng)參數(shù)的設(shè)置，首先選擇PLL芯片ADF4156，進(jìn)行一系列的參數(shù)配置：工作頻率范圍fmin=600 MHz，fmax=658 MHz；鑒相頻率選擇fPFD=1 MHz；設(shè)置MOD值為8，即可實(shí)現(xiàn)的頻率間隔；設(shè)置VP=5．2 V，最高可設(shè)置5．5 V；環(huán)路濾波器電路格式選擇CPP_3C；壓控靈敏度KV=15 MHz／V；參考頻率的輸入為10 MHz（溫補(bǔ)晶體振蕩器輸入）；環(huán)路帶寬BL設(shè)置為5 kHz。
各項(xiàng)參數(shù)設(shè)置完成后選擇“完成”，進(jìn)行模擬仿真計(jì)算，環(huán)路濾波器的仿真結(jié)果可以清楚地顯示出相位噪聲曲線(xiàn)、頻率切換時(shí)間、雜散分布以及環(huán)路增益等多項(xiàng)仿真結(jié)果，并生成環(huán)路濾波器各電阻器和電容器的參數(shù)值。最后，可根據(jù)工程設(shè)計(jì)的要求，對(duì)相應(yīng)器件的參數(shù)值進(jìn)行調(diào)整，以滿(mǎn)足實(shí)際應(yīng)用中工程設(shè)計(jì)的要求，參數(shù)調(diào)整過(guò)程中，所有仿真結(jié)果是可以實(shí)時(shí)更新的，這樣有利于調(diào)整過(guò)程中對(duì)仿真結(jié)果的掌握。
基于以上仿真參數(shù)的設(shè)置，模擬仿真出的電路原理圖如圖3所示。
頻率切換時(shí)間的仿真結(jié)果如圖4所示。
仿真結(jié)果顯示，頻率轉(zhuǎn)換過(guò)程中達(dá)到下一頻點(diǎn)穩(wěn)定狀態(tài)的切換時(shí)間為1．26 ms，可滿(mǎn)足設(shè)計(jì)要求中頻率切換時(shí)間不大于2 ms的要求。
相位噪聲的仿真結(jié)果如圖5所示。
模擬輸出的PLL相位噪聲為輸出頻率在628 MHz（中間頻率）頻率點(diǎn)上的相位噪聲曲線(xiàn)，從圖中可看到相位噪聲分布：-105 dBc／Hz@10 kHz；1 MHz處可優(yōu)于-160 dBc／Hz，能滿(mǎn)足設(shè)計(jì)要求。
根據(jù)仿真結(jié)果對(duì)PCB（印制電路板）中的環(huán)路濾波器進(jìn)行參數(shù)配置，經(jīng)過(guò)裝配調(diào)試，并與控制電路進(jìn)行聯(lián)試及指標(biāo)測(cè)試，電路正常工作，達(dá)到了設(shè)計(jì)預(yù)期目標(biāo)，測(cè)試結(jié)果與仿真結(jié)果基本達(dá)到一致，滿(mǎn)足頻率輸出范圍600～658 MHz，最大頻率切換時(shí)間可達(dá)到1．45 ms（使用儀器為安捷倫公司的信號(hào)綜合測(cè)試儀E5052B），相位噪聲測(cè)試結(jié)果為-103 dBc／Hz@10 kHz，-155 dBc／Hz@1 MHz（使用儀器為PN9000），雜散指標(biāo)在全頻段范圍內(nèi)可達(dá)到-75 dBc，頻率穩(wěn)定度可滿(mǎn)足要求（溫補(bǔ)晶體振蕩器指標(biāo)保證），頻率合成器在要求的溫度范圍（-40～60℃）各項(xiàng)工作性能穩(wěn)定。
4 結(jié)語(yǔ)
通過(guò)利用ADIsimPLL 3．1模擬仿真軟件，進(jìn)行基于ADF4156頻率合成器芯片的環(huán)路濾波器的成功設(shè)計(jì)，由理論設(shè)計(jì)指導(dǎo)工程實(shí)際，提高了工作效率，減輕了設(shè)計(jì)過(guò)程中繁重的計(jì)算量，始終能夠?qū)⒃O(shè)計(jì)目的和設(shè)計(jì)過(guò)程有效地結(jié)合在一起，有助于簡(jiǎn)捷快速的設(shè)計(jì)出符合要求的頻率合成器的環(huán)路濾波器。舉一反三，在設(shè)計(jì)過(guò)程中可廣泛的應(yīng)用模擬仿真軟件，進(jìn)行前期的理論分析指導(dǎo)，對(duì)實(shí)際的設(shè)計(jì)工作將有很大的幫助。
推薦閱讀：
20A LED 驅(qū)動(dòng)器提供準(zhǔn)確度為 ±3% 的滿(mǎn)標(biāo)度電流檢測(cè)以適合多種應(yīng)用
不要“充電器”真可以！這幾種創(chuàng)新技術(shù)你壓哪一種？
基于加速度傳感器的計(jì)步器設(shè)計(jì)與實(shí)現(xiàn)
電源線(xiàn)的噪聲共模干擾和差模干擾優(yōu)化設(shè)計(jì)
