【導(dǎo)讀】隨著半導(dǎo)體技術(shù)的發(fā)展，大量集成電路被應(yīng)用到電子產(chǎn)品中，靜電放電也成為影響電子產(chǎn)品性能的關(guān)鍵因素。但是靜電放電針對(duì)不同的環(huán)境也有不同的差異。最為明顯的就是系統(tǒng)層級(jí)靜電放電和芯片層級(jí)靜電放電。
隨著半導(dǎo)體制程技術(shù)的不斷演進(jìn)，以及集成電路大量的運(yùn)用在電子產(chǎn)品中，靜電放電已經(jīng)成為影響電子產(chǎn)品良率的主要因素。美國(guó)最近公布因?yàn)殪o電放電而造 成的國(guó)家損失，一年就高達(dá)兩百多億美金，而光是電子產(chǎn)品部份就達(dá)到一百多億美金之多。
為了有效的防范靜電放電所造成的損害，國(guó)際間眾多的靜電放電協(xié)會(huì)，分別針對(duì)不同的環(huán)境應(yīng)用下制定了不同的靜電測(cè)試規(guī)范。其中針對(duì)IC在生產(chǎn)、制造、測(cè)試及運(yùn)輸過(guò)程的靜電放電規(guī)范，是以美國(guó)軍方所制定的人體靜電放電模型最具 代表性，又稱之為芯片層級(jí)靜電放電測(cè)試。而針對(duì)終端消費(fèi)者所使用的電子產(chǎn)品，則以IEC 61000-4-2所制定的人體靜電放電模型為測(cè)試主流，這就是一般認(rèn)知的系統(tǒng)層級(jí)靜電放電測(cè)試。
由于芯片層級(jí)和系統(tǒng)層級(jí)靜電放電測(cè)試都是模擬人體靜電放電，并且都是以kV為單位，所以常常造成大家的誤解和困惑，我們?cè)谶@里特別將這兩種人體靜電放電測(cè)試規(guī)格做一個(gè)比較整理：
圖1
模型電容電阻值規(guī)范不同：芯 片層級(jí)靜電放電模型為對(duì)一100pF電容充電后透過(guò)一串聯(lián)1.5kΩ電阻對(duì)待測(cè)物放電。而系統(tǒng)層級(jí)靜電放電模型為對(duì)一150pF電容充電后透過(guò)一串聯(lián) 330Ω電阻放電。
由此可以看出在相同的靜電電壓下，系統(tǒng)層級(jí)靜電放電模型將會(huì)具有較多的電荷容量和較大的放電電流，其放電能量約為芯片層級(jí)靜電放電能量 的五倍之多，因此系統(tǒng)層級(jí)靜電放電測(cè)試將會(huì)比芯片層級(jí)靜電放電測(cè)試還要更嚴(yán)苛。而會(huì)如此規(guī)范的原因是，晶圓廠都會(huì)做工廠靜電消除管理，所以IC在制造生產(chǎn) 的過(guò)程中受到靜電的威脅較小。而電子產(chǎn)品用戶所處的環(huán)境卻是不受控制的，因此受到靜電放電的威脅較大，這也是為何系統(tǒng)層級(jí)靜電放電規(guī)范會(huì)制定的如此嚴(yán)格。
要求的靜電放電電壓等級(jí)不同：一般IC只會(huì)要求到芯片層級(jí)靜電放電測(cè)試±2kV，而電子產(chǎn)品會(huì)要求到系統(tǒng)層級(jí)靜電放電接觸測(cè)試±8kV，空氣放電±15kV。會(huì)這樣規(guī)范的主要原因也是電子產(chǎn)品所處的環(huán)境是比IC所處的環(huán)境還要更嚴(yán)苛。
測(cè)試的失效準(zhǔn)則不同：芯片層級(jí)靜電放電測(cè)試是在IC針腳浮接的狀態(tài)下做測(cè)試，一般造成的損害為硬件的損害。而系統(tǒng)層級(jí)靜電放電測(cè)試是在電子產(chǎn)品上電運(yùn)作的狀態(tài)，除了可能造成硬件 的損害，也有可能造成當(dāng)機(jī)或系統(tǒng)運(yùn)作不穩(wěn)定的情況。系統(tǒng)層級(jí)靜電放電測(cè)試的失效問(wèn)題是比芯片層級(jí)靜電放電測(cè)試還要多更多。
以上就是系統(tǒng)層級(jí) 靜電放電和芯片層級(jí)靜電放電的基本差異，可以發(fā)現(xiàn)不論是在放電能量、靜電電壓和失效準(zhǔn)則，系統(tǒng)層級(jí)都較芯片層級(jí)靜電放電要求更嚴(yán)峻。隨著電子產(chǎn)品要求高質(zhì) 量的目標(biāo)，系統(tǒng)層級(jí)靜電放電的失效準(zhǔn)則要求更有提高到Class A的趨勢(shì)，這樣更加深了系統(tǒng)靜電放電設(shè)計(jì)工作人員的困難度。
日前聽聞國(guó)際上一些IC大廠為了加速產(chǎn)品上市量產(chǎn)的時(shí)間，有意將芯片層級(jí)靜電放電要求電壓下降 到±1kV，如此一來(lái)將更造成電子產(chǎn)品通過(guò)系統(tǒng)層級(jí)靜電放電測(cè)試的困難度。因此了解系統(tǒng)層級(jí)和芯片層級(jí)靜電放電規(guī)范的不同，和選用更高效能的瞬時(shí)抑制組 件，才能因應(yīng)未來(lái)更嚴(yán)格的系統(tǒng)靜電放電測(cè)試要求。
相關(guān)閱讀：
不想遭遇ESD瞬變傷害，立即阻止靜電放電！
問(wèn)題盤點(diǎn)：智能手機(jī)EMI測(cè)試中ESD靜電放電
直擊痛處：如何巧妙防止電路設(shè)計(jì)的靜電放電
